IC Compiler II全新升级 实现吞吐量2倍增速并降低10%总功耗

加州山景城2019年8月6日 /美通社/ --

重点：

• 最新版IC Compiler II通过新一代散布式并行、智能场景经管、高效根蒂设施扩大和固有焦点引擎算法，提供快2倍的吞吐量
• 立异型功耗下降技能，包含预测总功耗优化、电压降驱动优化和动态电压驱动的时钟调剂，使总功耗下降10%
• 新一代基于Arc的统一CCD优化、加强的存放器流水线、拓扑互连计划和物理感知逻辑再综合可带来5%的面积和时序改良

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）近日发布最新旗舰版IC Compiler? II结构布线系统，包含数项新的立异技能，为汽车、云计较、人工智能、网络和无线应用等普遍垂直市场的新一波前沿设计带来卓越的成效质量(QoR)和最短的得出成效时间(TTR)。IC Compiler II可将总功耗下降10%、面积削减5%、时序改良5%、运行速度提高2倍。基于这些显著的技能优势，Realtek在新一代通信网络设计中摆设了最新的IC Compiler II技能，以满足严苛的功耗、机能和面积(PPA)预算，同时削减得到设计成效的历时。

Realtek副总裁兼讲话人Yee-Wei Huang暗示：“设计繁杂的网络通信器件，并在不影响设计时间表的环境下实现最高的成效质量，对付我们的目标市场至关重要。因此，我们与新思科技密切互助，摆设最新的IC Compiler II技能，并实现了高达2倍的运行速度晋升。我们对付高效实现积极的成效质量并满足上市时间目标很是有信心。”

IC Compiler II可实现卓越成效质量的关头新技能包含：

• 大众物理优化根蒂设施
• 新的基于Arc的统一时钟数据同步优化技能(CCD)
• 物理感知逻辑再综合和动态压降驱动型功耗成形
• IC Compiler II内的RedHawk? Analysis Fusion 电压降驱动的优化
• 穷举路径阐发(PBA)和signoff准确度带来了无可对抗的设计收敛

包含固有焦点引擎算法加快、智能场景经管、高效硬件扩大和流并发的多种新的加快改良，可带来快2倍的设计吞吐量。

新思科技芯片设计事业部总司理Sassine Ghazi暗示：“IC Compiler II结构布线解决方案是新一代繁杂设计的首选东西，对推动功耗、机能和面积鸿沟至关重要。Realtek等用户处于立异前沿，采纳最新版IC Compiler II真实见证了新思科技的结构布线解决方案在设计实现成效质量方面引领业界的地位，并能够扶助他们提供差别化产物。”